Differenze tra le versioni di "Architetture digitali/2005-2006"
(→Diario del corso) |
|||
| Riga 53: | Riga 53: | ||
** logiche programmabili (CLPD, FPGA) | ** logiche programmabili (CLPD, FPGA) | ||
* linguaggi HDL (hardware description language): SystemC, VHDL, Verilog | * linguaggi HDL (hardware description language): SystemC, VHDL, Verilog | ||
| + | |||
| + | === Lezione di Venerdì 21-10-05 === | ||
| + | |||
| + | '''Argomenti trattati nella lezione di oggi''': | ||
| + | |||
| + | * progettazione di architetture digitali | ||
| + | ** sintesi combinatoria | ||
| + | ** sintesi sequenziale (FSM) | ||
| + | * progettazione con approccio Register - Transfer - Level (RTL) (altrimenti detto a controllore e datapath o a firmware) | ||
| + | * esempi di progettazione combinatoria e RTL | ||
| + | * controller | ||
| + | * segnali di controllo e di clock | ||
Versione delle 12:34, 22 ott 2005
Indice
Informazioni generali
Architetture digitali è un corso complementare per la laurea magistrale in Informatica.
=== Docenti === Federico Pedersini
Orari delle lezioni
- Venerdì 14.30 - 17.30
in auletta 4 (via Comelico).
Orario di ricevimento studenti
Contattare via email il docente: pedersini@dsi.unimi.it
Sito del corso
Materiale didattico
Modalità d'esame
L’esame consisterà di una verifica scritta o orale (da decidersi) e di un progetto da svolgersi singolarmente. La frequenza non è obbligatoria.
Diario del corso
Lezione di Venerdì 14-10-05
Argomenti trattati nella lezione di oggi:
- Introduzione al corso e informazioni generali
- programma del corso
- richiami di progettazione logica
- diversi approcci alla programmazione e alla progettazione digitale in considerazione dei vincoli di progetto (performance, costi, consumo energetico, ...)
- parametri di scelta di architettura
- velocità
- efficienza (di consumo e di ingombro)
- costo (dell'esemplare e di progettazione)
- qualità di una valida progettazione, che ne riducono il costo
- riusabilità
- configurabilità
- modularità
- differenze tra GPP (general purpose processor) e hardware dedicato
- architetture intermedie tra GPP e hw dedicato
- GPP + sistema operativo in tempo reale (RTOS)
- DSP
- microcontrollori
- logiche programmabili (CLPD, FPGA)
- linguaggi HDL (hardware description language): SystemC, VHDL, Verilog
Lezione di Venerdì 21-10-05
Argomenti trattati nella lezione di oggi:
- progettazione di architetture digitali
- sintesi combinatoria
- sintesi sequenziale (FSM)
- progettazione con approccio Register - Transfer - Level (RTL) (altrimenti detto a controllore e datapath o a firmware)
- esempi di progettazione combinatoria e RTL
- controller
- segnali di controllo e di clock
