Differenze tra le versioni di "Architettura degli elaboratori"
m (→2005-2006) |
|||
| (3 versioni intermedie di uno stesso utente non sono mostrate) | |||
| Riga 11: | Riga 11: | ||
=== 2005-2006 === | === 2005-2006 === | ||
| − | + | {{Annipassati|2005-2006|(D'Antona)| Turno 3}} | |
=== 2003-2004 === | === 2003-2004 === | ||
| − | + | {{Annipassati|2003-2004|(D'Antona)| Turno 3}} | |
== Informazioni generali == | == Informazioni generali == | ||
| Riga 57: | Riga 57: | ||
{{Giudizio/Interesse|5|4}} | {{Giudizio/Interesse|5|4}} | ||
{{Giudizio/Difficoltà|4|4}} | {{Giudizio/Difficoltà|4|4}} | ||
| + | {{Giudizio/Nonfrequentanti|5 5}} | ||
{{Giudizio/Ore|4|4}} | {{Giudizio/Ore|4|4}} | ||
| − | |||
| − | |||
| − | |||
[[Categoria:Corsi Informatica]][[Categoria:Corsi Telecom]][[Categoria:Corsi Secondo Semestre]] | [[Categoria:Corsi Informatica]][[Categoria:Corsi Telecom]][[Categoria:Corsi Secondo Semestre]] | ||
Versione attuale delle 09:33, 3 ago 2006
 |
Questa è una pagina di introduzione al corso: contiene i turni, le modalità d'insegnamento, alcune informazioni generali ed eventuali giudizi sul corso in questione. Se sei giunto qui passando da un link, puoi tornare indietro e correggerlo in modo che punti direttamente alla voce appropriata. |
Indice
Turni
A.A. passati
2005-2006
2003-2004
Informazioni generali
Il corso di Architettura degli elaboratori e delle reti è un fondamentale del Primo Anno del Corso di Informatica e del Corso di Informatica per le telecomunicazioni. Il corso parte con un introduzione all'algebra di boole e alle funzioni booleane , prosegue con lo studio delle porte logiche e dei circuiti combinatori e sequenziali. Successivamente si iniziera lo studio dell'architettura dei calcolatori studiando in particolar modo il processore (pipeline e non) e la memoria (SRAM - DRAM). In alcune lezioni del corso si studierà il linguaggio assembly del processore MIPS. Infine verrà fatta un introduzione su il funzionamento delle reti e dei protocolli di comunicazione (Livello fisico pila OSI).
Crediti Formativi
il superamento di quest'esame da diritto a 12Cf
Programma generale
Parte di Architettura degli Elaboratori
- Codifica dell'informazione
- Algebra di Boole
- Logical Gate
- Circuiti Combinatori
- Circuiti Sequenzali
- Archietettura dela memoria
- Architettura del processore (MIPS R2000)
- il concetto di Pipeline
- La cache (architettura e funzionamneto)
- la memoria virtuale (architettura e funzionamento)
Parte di Architettura delle reti
- Introduzione all'architettura delle reti
Parte Assembly
- Il linguaggio assembly del MIPS
- Istruzioni del linguaggio Assembly MIPS
- Chiamate di procedura
- Chiamate di procedura ricorsive
Modalità d'Esame
Videolezioni
Sono disponibili le videolezioni del corso
Giudizio sul corso
I giudizi di seguito espressi sono il parere personale degli studenti, e potrebbero non rispecchiare il parere medio dei frequentanti. Non vi è comunque alcun intento di mettere alla gogna i docenti del corso!
