Differenze tra le versioni di "Architettura degli elaboratori"
(→Informazioni generali) |
(→Programma generale) |
||
Riga 38: | Riga 38: | ||
**Chiamate di procedura | **Chiamate di procedura | ||
**Chiamate di procedura ricorsive | **Chiamate di procedura ricorsive | ||
− | ===Modalità d'Esame | + | ===Modalità d'Esame=== |
*[http://wiki.dsy.it/w/Architettura_degli_elaboratori_Turno_3#Modalit.C3.A0_d.27esame Terzo Turno] | *[http://wiki.dsy.it/w/Architettura_degli_elaboratori_Turno_3#Modalit.C3.A0_d.27esame Terzo Turno] | ||
+ | |||
=== Giudizio sul corso === | === Giudizio sul corso === | ||
{{Giudizio}} | {{Giudizio}} |
Versione delle 18:51, 18 lug 2006
Questa è una pagina di introduzione al corso: contiene i turni, le modalità d'insegnamento, alcune informazioni generali ed eventuali giudizi sul corso in questione. Se sei giunto qui passando da un link, puoi tornare indietro e correggerlo in modo che punti direttamente alla voce appropriata. |
Indice
[nascondi]Turni
- Architettura degli elaboratori Turno 1: diario del corso del turno 1;
- Architettura degli elaboratori Turno 2: diario del corso del turno 2;
- Architettura degli elaboratori Turno 3: diario del corso del turno 3;
- Architettura degli elaboratori per Telecomunicazioni: diario del corso del turno per Telecomunicazioni.
Informazioni generali
Il corso di Architettura degli elaboratori e delle reti è un fondamentale del Primo Anno del Corso di Informatica e del Corso di Informatica per le telecomunicazioni. Il corso parte con un introduzione all'algebra di boole e alle funzioni booleane , prosegue con lo studio delle porte logiche e dei circuiti combinatori e sequenziali. Successivamente si iniziera dell'architettura dei calcolatori studiando in particolar modo il processore (pipeline e non) e della memoria (SRAM - DRAM). In alcune lezioni del corso si studierà il linguaggio assembly del processore MIPS. Infine verrà fatta un introduzione su il funzionamento delle reti e dei protocolli di comunicazione (Livello fisico pila OSI).
Crediti Formativi
il superamento di quest'esame da diritto a 12Cf
Programma generale
Parte di Architettura degli Elaboratori
- Codifica dell'informazione
- Algebra di Boole
- Logical Gate
- Circuiti Combinatori
- Circuiti Sequenzali
- Archietettura dela memoria
- Architettura del processore (MIPS R2000)
- il concetto di Pipeline
- La cache (architettura e funzionamneto)
- la memoria virtuale (architettura e funzionamento)
Parte di Architettura delle reti
- Introduzione all'architettura delle reti
Parte Assembly
- Il linguaggio assembly del MIPS
- Istruzione del linguaggio Assembly MIPS
- Chiamate di procedura
- Chiamate di procedura ricorsive
Modalità d'Esame
Giudizio sul corso
I giudizi di seguito espressi sono il parere personale degli studenti, e potrebbero non rispecchiare il parere medio dei frequentanti. Non vi è comunque alcun intento di mettere alla gogna i docenti del corso!
Esprimere qui il livello di difficoltà per studenti che non possono frequentare